PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-212483

(43)Dat of publication of application: 25.08.1989

(51)Int.CI.

H01L 33/00 H01L 21/20 H01L 21/76

H01L 27/04

(21)Application number: 63-036863

(71)Applicant:

NEC CORP

(22)Date of filing:

19.02.1988


(72)Inventor:

MATSUMOTO TAKU

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To obtain a III-V compound semiconductor device, where two or more elements are electrically isolated from each other on a Si substrate by a method wherein the Si substrate and two or more elements are electrically isolated from each other using a P-type conductivity buffer layer. CONSTITUTION: A p-type buffer layer 12 of a GaAs layer doped with zinc, a p-type clad layer 13, an active layer 14, and an n-type clad layer 15 are successively laminated on a Si substrate 11 to form a double hetero-structure crystal. A (Si diffusion layer 19) is formed inside the p-type butter layer 12. Then, electrodes 16 and 17 are built to form an LED array, and when a current is applied to the n-type electrode 16 and the p-type electrode 17, the LEDs ar made to operate independently of each other through the current blocking effect of a SiO2 layer 18 and a pn block layer composed of the p-type butter layer 12 and the Si diffusion layer 19. By these processes, a III-V compound semiconductor device provided with two or more elements which are formed on a Si substrate can be obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Dat of registration]

[Number of appeal against examiner's decision of

r jection]

[Date of requesting appeal against examiner's decision of

rejection]

[Dat of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

9日本国特許庁(JP)

⑪特許出願公開

四公開特許公報(A) 平1-212483

Sint. Cl. 1

識別記号

庁内整理番号 -7733-5F

❸公開 平成1年(1989)8月25日

H 01 L 33/00 21/20 21/76

7739-5F -7638—5 F

·7638--5F

27/04

-5F審査請求 未請求 請求項の数 1 (全3頁)

60発明の名称

半導体装置

②特 顯 昭63-36863

29出 昭63(1988) 2月19日

(2) 発 明 老 松 本 卓

東京都港区芝 5丁目33番1号

日本電気株式会社内 東京都港区芝5丁目33番1号

切出 頭 人 日本電気株式会社 四代 理 X

弁理士 内原

発明の名称

半導体装置

特許請求の範囲

シリコン(Si)基板上のII-V族化合物半導 体結晶に作成された複数の素子を有する半導体装 置において、Si基板と買一V族化合物半導体中 の活性領域の間にP型の導電性を示すⅡ-V族化 合物半導体から成るパッファー層を有することを 特徴とする半導体装置。

発明の詳細な説明

〔産業上の利用分野〕

本発明はSiを基板としたⅡ-V族化合物半導 体装置の構造に関する。

〔従来の技術〕

近年、Si基板上に且一V核化合物半導体結晶 を成長させる試みがなされており、特に狙ーV族

化合物半導体結晶の中でもGaAsについて最も 活発に研究開発がなされている(ジャパニーズ ジャーナル オブ アプライド フィジックス (Jen.Appl.Phys.)23(1984) L843)。またSi差板 上のII-V族化合物半導体装置についても単体デ バイスについては半導体レーザやPETなど名種 デバイスが開発されている。

(発明が解決しようとする課題)

ところで光電子集積回路(OEIC)や発光ダ イオードアレイ(LEDアレイ)等の複数の機能 を有するMIV族化合物半準体装置は一般的に半 絶縁性百一V族化合物半導体結晶基板上に構成さ れることが多い。これは半絶疑性基板を用いる と、帯電性基板を用いるより素子分離が有利なた めである.

とことがSi芸板には半絶操性E-V族化合 物半導体結晶基板ほど高抵抗基板がなく、その 比抵抗は10°Ωcm程度で素子分離には不十分 である。このためSi茲板上に光電子集積回路 (OEIC) やLEDアレイ等の複数の景子を有

する II - V 族化合物半導体装置を形成すると各半 導体装置から S i 基板に電流が漏洩し、関接した・ 半導体業子に影響を及ぼしてしまい実質的に S i 基板関を共通接地で用いざるを得なかった。

〔課題を解決するための手段〕

本発明によればシリコン(Si)基板上のII-V 族化合物半導体結晶に作成された複数の第子を有する半導体装置において、P型の導電性を有するパッファー層を用いてSi基板と素子間の電気的な分離を行なうことによってSi基板上の複数の素子を電気的に分離したII-V 族化合物半導体装置が得られる。

(作用)

SI基板上に置一V族化合物半導体結晶を成長させると基板材料のSIがE一V族化合物半導体結晶を成成体結晶中に拡散することがSIMS分析の結果からわかり、またGaAs,InP等多くの置一V族化合物半導体結晶中にSIが不純物として取りにまれるとn型ドーバンとして作用し、成長界面によれるとn型ドーバンとして作用し、成長界面になる人程度のn・高濃皮層が形成されていること

がC-V測定の結果明らかになった。

・ またさらに数μmにわたってSiの拡散による ・ n型拡散領域が形成されていることが判った。

このようなn型不純物の拡散領域が存在する場合には、深い単位を形成する不純物をドーピングすることによって浅い単位を形成する不純物を補償する高抵抗層の成長が拡散不純物の影響で極めて難しい。

このP型バッファー層によりⅡ-V族化合物半導体結晶中にpn逆接合が形成され各Ⅲ-V族化合物半導体装置がSi蓋板から電気的に独立し

複数の半導体業子を各々独立に駆動させることが 可能となる。

〔実施例〕

以下本発明をLEDアレイに適用した実施例を 図面を参照して詳細に説明する。第1図は本発明 の実施例を示すLEDアレイの構造断面図であ る。本実施例ではSi基板11上にp型パッファ ー暦 1 2 として亜鉛(2 n)を 1 × 1 0 ¹⁹ca - 9 ドープしたGaAs磨、p型クラッド層13とし て亜鉛(2n)を1×10 ¹⁸ cm ^{- 3} ドープした Gaoss Aloas As層、活性間14としてノン ドープ G a o,as A l o,is A s 層 、 n 型クラッド層 15としてSiを1×10¹⁸cm-3 ドープした G a q.5s A I o.4s A S 層をMOCVD法にて順次 積限してダブルヘテロ構造結晶を形成した。p型 パッファ暦12中には結晶成長時にSiが拡散し てできたの型領域(Si鉱散層19)が形成され ている.次に得られたダブルヘテロ構造結晶の上 にストライプ状のSiO2 層を形成し、これをマ スクとしてSi莶板に届くメサエッチングを施

本発明ではP型バッファー層にP型クラッド層を形成したが、P型クラッド層がP型バッファー 圏を兼ねる構造であっても本発明の趣旨からして 同様の効果を有することは明らかである。

本発明の複数の機能を有する半導体装置として 本実施例ではSi基板上のLEDアレイの例を述

特開平1-212483(3)

べたが、複数の機能を有する半導体装置としては Si基板上の半導体レーザアレイでもOEICで もAPDアレイでも化合物半導体集積回路でも本 発明を適用できることは明らかである。

(発明の効果)


本発明によればシリコン(Si)基板上の国ー V 族化合物半導体結晶に作成された複数の素子を 有する半導体装置において、P型の導電性を有す るバッファー層を用いてSi基板と素子間の電気 的な分離を行うことによって、Si基板状に複数 の素子を有する国ーV 族化合物半導体装置が得ら れる。

図面の簡単な説明

第1図は本発明の一実施例を示すしEDアレイの構造断面図である。

、拡散層を示す。

代理人 弁理士 内 原 習



第1 図